This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭355—82972

⑤Int. Cl.³
G 01 R 31/26

識別記号

庁内整理番号 7807-2G **3公開 昭和55年(1980)6月23日**

発明の数 1 審査請求 未請求

(全 5 頁)

公高密度集積回路のテスト方式

②特 願 昭53-157251

@出 願 昭53(1978)12月19日

加発 明 者 中前美登里

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

加出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

明 相 書

1 発明の名称

高密度集積回路のテスト方式

2. 45 許 糖 求 の 飯 併

(1) 双方向性パスの外づけピンを有する高密度 乗被回路をシミュレーションして上配高密度無被 回路の胎理を計の検証をし、上配高密度無対 ンの結果をテスタに供給して上配高密度集後ョンの の実動試験をするようにした方式にかいて、上配 シミュレーションをするシミュレーションを パスのピンの信号をそのまるシミュレーション るシミュレーションをデルを備えたことを特徴と する高密度集後回路のテスト方式。

3. 発明の詳細な説明

この発明は双方向性パスの外づけピン(以下IX方向性ピン」という。)を有する局密度集積回路(USI)の論理使計のシミュレーションをし、そのシミュレーションの結果を LBI テスタの入力テストパターンとして用いるような LBI のテスト方式に係り、特に、そのシミュレーションなどにおけ

る双方向性 ピンの取扱いの改良に関するものであ 2

第1凶は双方向性ピンを有する LBI の入出力例 係の編進回路図で、(1)は LBI、(2)は双方向性ビン、 (8) は入力 ビン、(4) は出力ピン、(5) は内部回路、(6) は入力信号コントロールゲート、(7)は出力信号コ ントロールゲートである。入力ピン(3)には常に入 力信号 IPIN のみが入り、出力ピン(4)は常に出力 信号 OPIN が出力されるのみであるが、双方向性 ピン(2) は入出力兼用であつて、入力信号 IN は内 邸回路はから入力のタイミングに発生される信号 R D の 制御の下に ゲート(6) を 油 つて内 部回路(5)へ 信号 XIN として入力され、また、内部回路(5)によ つて発生された出力信号 XOUT は内部で出力のタ イミングに発生する信号 PLT の副調の下にゲート (7) を通って双方向性ピン(2) へ出力信号 ODT として 出力される。このように、入力信号と出力信号と の両者に、創御信号によつて時分割的に使用され るピンを双方向性ピンと呼ぶ。

第2凶は第1凶に示した汉方向性 ピンを有する

€>

(2)

韓朗昭55-82972 (2)

まず、胎風皮計の校匠には、シミユレーション モデル QのK入力信号 IN , IPIN を与えて正しい 出力信号 RD, XIN, OUT, OPIN, IPIN がシミユレ ーション結果として出力されるかどうかを出力り スト叫を照査することによつてチェックし、餌つ た出力結果が見つかれば論理設計の段階で図面を 町正すると同時化シミュレーションモデル (la)も 何松にび正する。すべての入力信号の俎み合わせ 化対してシミユレーションを 突行 し、正しい出力 **啓泉が得られれば、とのシミュレーションモデル** Cdを用いて、シミユレータ Odの路2の用途で あるテストパターンの発生を崩1の外部配位鉄体 似、インターフェイス・プログラム (12a) および 第2の外部記憶換体(S)を用いて行なり。テスタ(A) へ入力されるテストパターンは正しいシミュレー ションモデル (La)を用いて飲計者が選択した入力 信号の俎み合わせを入ガすることによつてシミユ レーションした弱泉の出力を第1の外部配位数体 叫へ記憶させ、次に同一または異なるコンピュー タ(8)内のインタフェース・プログラム (12a) へ入

.(4)

的に使用され、第1の目的である設計模証シミュ レーションにおいて、出力リストのを用査するに 当つて、双方向性ピン(2) は実際の簡母図面とは具 なつて、上述の3粒類の出力信号の出力リストを 照査する必要があり、凶面と一対一の対応がない ので、照査に非常に手故を要するという欠点があ つたoまた、第2の目的であるテストパターンの 自幼免生化ついても、シミュレータ (84)とテスタ Ou とをつなぐインターフェイス・プログラム(12d) .は上記3粒類のシミユレーション信号を、双方向 性ピン(2)のための1つのテストパターンに再始祭 せねばならないという欠点があり、見に、このテ ストパターン再間裂のために、インターフェイス ・ブログラム (12a) をシミユレータ (9a)から独立 させて、別に矢行するためにコンピュータの使用 時間も長くなるという欠点があつた。

この発明は上述のよりな点に飲みてなされたもので、シミュレータに双方向性 ピンの入力信号と 出力信号とを再結合するためのシミュレーション・ゲートモデルを伺えることによつて、シミュレ

靈

(8)

カする。インターフェイス・ブロクラム (12a) は、 これらのシミュレーションの出力結果をもとにして、テスタ(44への入力可能となる形式で、 LBI(1) の各入出力ピンに対するテストパターンを作成し、 第2の外部配位群体四へ出力する。双方向性ピン (2) に対するテストパターンは、それに対似したシ ミュレーションの出力信号 RD、 XIN、 OUT がイン ターフェイス・ブログラム (12a) によつて再四級 され信号 INOUT として出力される。

テスタのは第2の外部配成数体のからテストパターンを入力し配位しておき、テスタののソケットので対入された LBI(1)の各入出力ピンの入出力伯号と比较することによつて、彼は以 LBI(1)をテストする。

ところで、第2凶に示した従来のシミュレーションモデル(Qa)によるシミュレーション手法では、シミュレータ(Pa)から出力されるシミュレーション
は及としての出力信号は双方向性ピン(2)に関してRD、XINシよびOUTの3和組が出力される。前にも述べたように、シミュレータ(Pa)は2つの目

特阿昭55-82972 (3)

第4凶は第1凶に示した双方向性ピンを有するL8Iの入出力関係のこの発明によるシミュレーションモデルを示す凶で、双方向性ピン(3)は双方向性ゲートモデル (16a) および入力信号用ゲートモデル (17a) を用いて凶示のようなシミュレーションモデル (16)に世換される。

ナなわち、双方向性ピン(2) は従来と同様に入力 信号と出力信号とに分けてシミュレーションされ るが、この発明になるシミュレーションモデル(1.6)

(7)

第	1	投
IIN	OUT	INOUT
z	ż	Q
m,	z	m 1
z	m	m ,
m ₁	m s	エラー

注:Q …テストピンをテストしないことを示 + ¬ _ ド

m」…入力信号の値(0または1)

mg… 出力信号の値(Oまたは1)

Ζ … フローテイングコード

このゲートモデル (1.6a) の出力信号が第1図に示した L8I (1)の双方向性 ピン(2)の信号と一対一に対応するものである。第2表はフローテイングゲートの真理値表である。

錦錦	沒	L
コントロール 倍 号	入力	出力
1	771	771
0	m	z

注: m…信号の値(ひまたは1)

い

(9)

ではシミュレーションゲートモデル (16a), Qrd を 追加することにより、双方向性ピン(2)に関する入 力信号と出力信号とはテスタ Qu のテストパターン として使用可能な信号 INOUT に再結合されて、シ ミュレーションモデル (16)から出力される。

入力信号用ゲートモデル (17a) は入力信号のためのフローティング (高インピーダンス) ゲートモデルであり、制御信号 RD の尚子をもつている。すなわち、信号 RD=1 のときは、ゲートモデル(17a) の出力には入力信号がそのまゝ伝達され、 RD=0 のときはフローティングを示すコードとして "2" が出力される。

出力信号用ゲートモデル (va)は従来のものと可様であるが、やはり、フローティングゲートモデルであつて、信号 PLT=0 のときコード "Z" を出力する。双方向性ゲートモデル (16a) はゲートモデル (va)および (17a) のそれぞれの出力信号 OUT および IIN を入力して、第1 表に示す其理値製にもとづいて、動作し、テストパターンのための信号を出力する。

(

E>_

第5凶はこのようにして得られた新しいシミュ レーションモデル ひかをコンピュータ(8)内のシミ ユレータ 80の中化配像させ、シミユレーション を実行し、その結果を利用して被試験 LBIをテス タによつてテストナるシステムを示すプロツク凶 てある。コンピュータ(8)上のシミユレータ (96)は セグメントとして、従来のインターフエイスプロ グラム (12a) 化对応するプログラム・セグメント (126) を備え、シミユレーション実行と同時にテ ストパターンを自動発生するようになつている。 LBIの論理設計検証するシミユレーションのとき は、凶のスイッチ信号 8W を "O" 化して、入力信 母 IN と IPIN とを与えてモデル (16)をシミユレー ションする。との場合、シミユレータ(86)は出力 リストQQをラインプリンタに出力するのみである。 このようにして、第6凶に示した双方向性ゲート モデル(16a)の出力 INOUTが、シミユレーション 結果としてラインブリンクに印刷される。従つて、 出力リスト何は従来のリスト形式に比して、実際 の双方向性ピン(2)の信号と一対一に対応している ・

00

開昭55-82972 (4)

ので、簡潔で見やすい。

上述の説明では双方向性ピンをもつた LBI のテストシステムについて行なつたが、この発明は双方向性パスラインの論理設計検証シミユレーションにも適用可能である。この場合、双方向性パス



(11)

のテストをするシステムを示すプロック図、第4 図はこの発明による第2図に対応するシミュレーションモデルを示す図、第5図はこの発明による LBIのテストシステムを示すプロック図である。 図において、(1)は LBI、 (1a)はそのシミュレーションモデル、(2)は双方向性ピン、(6)はコンピューク、 (4a)、(4b)はシミュレータ、(44 ナスタである。

なか、凶中间一符号は何一もしくは相当部分を 示す。

代理人 葛 射 信 ~ (外1名)

ラインには複数の入力および出力ゲートが接続されていても、先の第 1 表に示す真理値表を拡張したシミュレーションゲートモデルをシミュレータの中に備えればよい。


以上群迷したように、この発射ではLBIの論理 設計シミュレーションが一トモデルを設けるシミュレーションが 関のピンの信号と一対一にする形式でリストので、 イングされるようにしたので、出力リストのの結果 が容易になる。そして、シミュレーションの結果 をテスタに供給するテストパターンに繊集機能を 内蔵させ得るので、コンピュータの使用時間の短 縮とオペレータの作業量が減少する。

4 図面の簡単な説明


第1凶は双方向性ピンを有するLBIの入出力規係の論理回路凶、第2凶は第1凶化示したLBIの入出力関係の従来方式化よるシミュレーションモデルを示す凶、第3凶はこの従来のモデル化よるシミュレーションとその結果を用いて被試験LBI



(12)



第2図





(Lip

